MAR C 5 2004 E

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

re Patent Application of:

Serial No. 10/701,165

Confirmation No. 5541

Filing Date: November 4, 2003

For: SEMICONDUCTOR DEVICE WITH MOS
TRANSISTORS WITH AN ETCH-STOP
LAYER HAVING AN IMPROVED
RESIDUAL STRESS LEVEL AND
METHOD FOR FABRICATING SUCH A
SEMICONDUCTOR DEVICE

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

MS MISSING PARTS
COMMISSIONER FOR PATENTS
P.O. BOX 1450
ALEXANDRIA, VA 22313-1450

Sir:

Transmitted herewith is a certified copy of the priority French Application No. 0213837.

Respectfully submitted,

MICHAEL W. TAYLOR

Reg. No. 43,182

Allen, Dyer, Doppelt, Milbrath

& Gilchrist, P.A.

255 S. Orange Avenue, Suite 1401


Post Office Box 3791

Orlando, Florida 32802

Telephone: 407/841-2330

Fax: 407/841-2343

Attorney for Applicant



In re Patent Application of:

MORIN ET AL.


Serial No. 10/701,165

Filing Date: November 4, 2003

CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to: MAIL STOP MISSING PARTS, COMMISSIONER FOR PATENTS, P.O. BOX 1450, ALEXANDRIA, VA 22313-1450, on this 2^{r} day of March, 2004.

Justin Down



INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.


Fait à Paris, le 2 8 OCT. 2003

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT NATIONAL DE LA PROPRIETE INDUSTRIELLE S1EGE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécopie : 33 (0)1 53 04 45 23 www.inpi.fr





BREVET D'INVENTION CERTIFICAT D'UTILITÉ

cerfaN° 11354'02

Code de la propriété intellectuelle - Livre VI

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

REQUÊTE EN DÉLIVRANCE page 1/2

BR1

	Cet imprimé est à remplir lisiblement à l'encre noire		
REMISE DES PIÈCES DATE	1 NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE		
บยบ	Bureau D.A. CASALONGA - JOSSE		
N° D'ENREGISTREMENT	Bureau D.A. CASALONGA - 3000L		
NATIONAL ATTRIBUÉ PAR L'INPI	8, avenue Percier		
DATE DE DÉPÔT ATTRIBUÉE 0 5 NOV. 2002	75008 PARIS		
PARLINPI			
Vos références pour ce dossier (facultatif) B02/1429FR-ODE	•		
Confirmation d'un dépôt par télécopie	N° attribué par l'INPI à la télécopie		
2 NATURE DE LA DÉMANDE	Cochez l'une des 4 cases suivantes		
	X		
Demande de certificat d'utilité			
Demande divisionnaire			
Demande de brevet initiale	N° Date		
	N° Date		
ou demande de certificat d'utilité initiale			
Transformation d'une demande de brevet initiale	N° Date LILILI		
3 TITRE DE L'INVENTION (200 caractères ou e	aspacos maximum)		
	·		
4 DÉCLARATION DE PRIORITÉ	Pays ou organisation Date		
OU REQUÊTE DU BÉNÉFICE DE	Pays ou organisation		
LA DATE DE DÉPÔT D'UNE	Date N°		
DEMANDE ANTÉRIEURE FRANÇAISE	Pays ou organisation Date N°		
	S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite»		
DEMANDEUR (Cochez l'une des 2 cases)	Personne morale Personne physique		
Nom ou dénomination sociale	STMicroelectronics SA		
Prénoms			
Forme juridique Société Anonyme			
N° SIREN			
Code APE-NAF			
Domicile Rue	29, Boulevard Romain Rolland		
ou Code postal et ville	19:2:11:2:01 MONTROUGE		
Pays	FRANCE Française		
Nationalité	N° de télécopie (facultatif)		
N° de téléphone (facultatif)	The second of th		
Adresse électronique (facultatif)	Con and the d'un demandage cachez la case et utilisez l'imprimé «Suite»		

Remplir impérativement la 2 page



BREVET D'INVENTIONCERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE page 2/2



5 NOV	2002 ervé à l'INPI			
DATE O NP F				
LIEU	0213837	7		
N° D'ENREGISTREMENT				
NATIONAL ATTRIBUÉ PAI			D8 540 9 W / O;O	
Vos références (facultatif)	pour ce dossier :	B02/1429FR-ODE		
6 MANDATAIR Nom	(E (silly a lieu)			
Prénom				
Cabinet ou Société		Bureau D.A. CASALONGA - JOSSE		
N °de pouvoir de lien contra	permanent et/ou ectuel			
Adresse	Rue	8, avenue Percier		
	Code postal et ville Pays	[7 5 0 0 8] PARIS		
Nº de télépho				
N° de télécopi				
Adresse électr	onique (facultatif)			
7 INVENTEUR	(S)	Les inventeurs sont nécessairement de	s personnes physiques	
Les demandeu sont les même	urs et les inventeurs es personnes	Oui	ulaire de Désignation d'inventeur(s)	
RAPPORT DE RECHERCHE			ret (y compris division et transformation)	
	Établissement immédiat ou établissement différé			
Paiement échelonné de la redevance (en deux versements)		Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépôt Oui Non		
9 RÉDUCTION E DES REDEVAI	NCES	Uniquement pour les personnes physiques Requise pour la première fois pour cette invention (joindre un avis de non-imposition) Obtenue antérieurement à ce dépôt pour cette invention (joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence): AG		
Si vous avez u indiquez le no	rtilisé l'imprimé «Suite», mbre de pages jointes			
SIGNATURE D OU DU MAND. (Nom et qualit	ATAIRE té du signataire)	In hilly	VISA DE LA PRÉFECTURE OU DE L'INPI C. TRAN	
		ASALONGA, bm 92 1044 i en Propriété Industrielle		

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

10

15

20

25

30

Dispositif semi-conducteur à transistors MOS à couche d'arrêt de gravure ayant un stress résiduel amélioré et procédé de fabrication d'un tel dispositif semi-conducteur.

L'invention concerne, de manière générale, un dispositif semiconducteur à transistors MOS.

De manière conventionnelle, les transistors MOS sont formés dans une zone active d'un substrat semi-conducteur isolée du reste du substrat par une région d'isolation, par exemple une région du type à tranchées peu profondes (STI: « Shallow Trench Isolation »), par formation de régions de source et de drain qui délimitent entre elles un canal, et d'une région de grille qui s'étend au-dessus de ce canal. L'ensemble est recouvert d'une couche de diélectrique dans laquelle sont gravés des trous de contact pour le raccordement électrique des transistors, avec interposition d'une couche d'arrêt de gravure, par exemple une couche de nitrure sans bord.

Il est connu que le stress résiduel de la couche d'arrêt de gravure modifie les performances du transistor, en particulier le courant I_{ON} circulant entre le drain et la source à l'état passant, ce courant pouvant être augmenté ou diminué en fonction du niveau de contrainte mécanique appliqué au transistor. En effet, il a été constaté que la couche d'arrêt induit une courbure locale dans le substrat du dispositif semi-conducteur, ce qui génère une contrainte mécanique dans le canal. Une telle contrainte agit sur la mobilité des porteurs, et donc sur les performances du transistor.

En utilisant ces propriétés, il a été proposé d'améliorer les performances des transistors en modifiant le niveau de stress résiduel de la couche d'arrêt par implantation de germanium (Ge) dans une couche d'arrêt constituée de nitrure. En effet, l'insertion d'ions dans le nitrure détruit la contrainte mécanique appliquée au silicium.

Il a été constaté qu'une couche d'arrêt de gravure ayant un niveau de stress résiduel négatif améliore le fonctionnement d'un transistor de type PMOS, mais dégrade le fonctionnement d'un transistor NMOS. Au contraire, une couche d'arrêt de gravure ayant un

10

15

20

25

30

niveau de stress résiduel positif améliore le fonctionnement des transistors de type NMOS, mais dégrade celui des transistors PMOS. Ainsi, toute amélioration apportée à un type de transistors se fait au détriment de l'autre type de transistors.

Par conséquent, l'implantation ionique dans le nitrure permet, soit d'améliorer le fonctionnement des transistors PMOS, soit d'améliorer le fonctionnement des transistors NMOS, en fonction du type de couche d'arrêt utilisé.

Au vu de ce qui précède, l'invention a pour but de pallier ces inconvénients et de fournir un dispositif semi-conducteur à transistors MOS et un procédé de fabrication d'un tel transistor, permettant d'adapter de manière discriminante le niveau de stress résiduel d'une couche d'arrêt de gravure à la nature des transistors qu'elle recouvre.

Ainsi, selon l'invention, il est proposé un dispositif semiconducteur à transistors MOS, comprenant un substrat semi-conducteur dans lequel sont formés les transistors, une couche de diélectrique qui recouvre le substrat et dans laquelle sont gravés des trous de contact et une couche d'arrêt de gravure interposée entre le substrat et la couche diélectrique.

Selon une caractéristique générale de ce dispositif semiconducteur, la couche d'arrêt de gravure comporte une première couche de matériau ayant un premier niveau de stress résiduel et qui recouvre une partie du transistor, et une deuxième couche de matériau ayant un deuxième niveau de stress résiduel et qui recouvre l'ensemble des transistors, les épaisseurs des première et deuxième couches et les premier et deuxième niveaux de stress résiduel étant choisis de manière à obtenir des variations de paramètres de fonctionnement des transistors par rapport à des transistors recouverts de la première couche de matériau.

Il est ainsi possible, en choisissant le matériau de chaque couche, ainsi que leur épaisseur, d'adapter localement le niveau de stress résiduel global au-dessus de chaque type de transistor afin d'améliorer les performances des transistors de chaque type.

Ainsi, selon une autre caractéristique de ce dispositif, les transistors MOS comportent des transistors de type NMOS et des transistors de type PMOS, les première et deuxième couches de matériau ayant des niveaux de stress résiduel opposés.

5

Dans ce cas, les épaisseurs de la première couche et de la deuxième couche et le niveau de stress résiduel de la première couche et de la deuxième couche sont déterminés de manière à obtenir un niveau de stress positif au-dessus des transistors NMOS et un niveau de stress négatif au-dessus des transistors PMOS.

10

Par exemple, la première couche a un niveau de stress négatif et recouvre les transistors de type PMOS et la deuxième couche a un niveau de stress positif.

En variante, la première couche a un niveau de stress posițif et recouvre les transistors de type NMOS et la deuxième couche a un niveau de stress négatif.

15 .

Selon une autre caractéristique du dispositif semi-conducteur selon l'invention, la zone de la deuxième couche recouvrant la première couche présente un stress résiduel sensiblement nul. On améliore alors encore le niveau de stress résiduel global des transistors recouverts par les première et deuxième couches.

20

Selon l'invention, il est également proposé un procédé de fabrication d'un dispositif semi-conducteur à transistors MOS tel que défini ci-dessus, comprenant la formation des transistors dans un substrat semi-conducteur, le dépôt d'une couche d'arrêt de gravure sur les transistors, le dépôt d'une couche de diélectrique sur la couche d'arrêt de gravure et la gravure dans la couche de diélectrique de trous de connexion.

30

25

L'étape de dépôt de la couche d'arrêt de gravure comprend le dépôt d'une première couche de matériau ayant un premier niveau de stress résiduel et qui recouvre une partie des transistors et le dépôt, sur la première couche, d'une deuxième couche de matériau ayant un deuxième niveau de stress résiduel et qui recouvre l'ensemble des transistors, les épaisseurs des première et deuxième couches et les premier et deuxième niveaux de stress résiduel étant choisis de

manière à obtenir des variations de paramètres de fonctionnement des transistors par rapport à des transistors recouverts de la première couche de matériau.

Selon un mode de mise en œuvre de ce procédé, l'étape de dépôt de la première couche comporte le dépôt de ladite couche sur l'ensemble des transistors, le dépôt de masques à l'endroit des transistors de ladite partie des transistors, la gravure de la couche à nu et l'élimination des masques.

5

10

15

20

25

Selon une autre caractéristique du procédé selon l'invention, postérieurement à l'étape de dépôt de la deuxième couche, on procède à un traitement localisé du matériau de la deuxième couche à l'endroit des transistors de ladite partie de transistors de manière à modifier localement le niveau de stress de la deuxième couche.

Par exemple, le traitement de la deuxième couche est réalisé par implantation ionique, en particulier une implantation ionique de germanium.

D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante, donnée uniquement à titre d'exemples non limitatifs, et faite en référence aux dessins annexés, sur lesquels:

- la figure 1 est une vue en coupe d'un dispositif semiconducteur conventionnel;
- la figure 2 montre des courbes illustrant la variation du courant I_{ON} de transistors NMOS, d'une part, et de transistors PMOS, d'autre part, en fonction du niveau de stress résiduel de la couche d'arrêt de gravure du transistor de la figure 1 :
- la figure 3 est une vue en coupe d'un dispositif semiconducteur conforme à l'invention;
- la figure 4 illustre un autre mode de réalisation d'un dispositif semi-conducteur conforme à l'invention; et
 - la figure 5 illustre un mode de mise en œuvre particulier d'un procédé de fabrication d'un dispositif semi-conducteur conforme à l'invention.

Sur la figure 1, on a représenté la structure générale d'un dispositif semi-conducteur à transistors MOS conventionnel. Sur cette figure, seule une partie du dispositif, dans laquelle un transistor est formé, a été représentée.

5

Comme on le voit, ce transistor est réalisé dans une zone active d'un substrat semi-conducteur 10, délimitée par une région isolante STI, par formation de régions de source S et de régions de drain D qui délimitent une région de canal 12, et formation d'une région de grille G associée à des espaceurs E, de sorte que la grille s'étende au-dessus du canal 12. L'ensemble est recouvert d'une couche de diélectrique, par exemple une couche d'oxyde 14, dans laquelle sont gravés des trous de connexion 16 servant au raccordement électrique des transistors, avec interposition d'une couche d'arrêt de gravure 18; Sur cette figure 1, par soucis de clarté, seul un trou de contact servant au raccordement du drain D du transistor a été représenté.

15

10

Comme indiqué précédemment, la couche 18 engendre des contraintes mécaniques au sein du substrat 10, en particulier au sein de la région du substrat 10 formant le canal 12, Ces contraintes engendrent une modification de la mobilité des porteurs et donc une modification des performances du transistor, laquelle dépend du niveau de stress résiduel de la couche d'arrêt 18.

20

25

On voit en effet sur la figure 2, sur laquelle on a représenté en abscisses le niveau de stress résiduel de la couche d'arrêt 18 et en ordonnée une variation en pourcentage du courant $I_{\rm ON}$ entre la source et le drain du transistor à l'état passant, que l'utilisation d'une couche d'arrêt ayant un niveau de stress résiduel positif s'accompagne, pour un transistor NMOS, d'une augmentation du courant $I_{\rm ON}$, par rapport à un matériau ayant un stress nul (courbe A) et, pour un transistor PMOS, d'une diminution du courant $I_{\rm ON}$ (courbe B).

30

Au contraire, l'utilisation d'un matériau ayant un stress négatif s'accompagne d'une diminution du courant I_{ON} pour un transistor NMOS (courbe A) et d'une augmentation du courant I_{ON} pour un transistor PMOS (courbe B).

Ainsi, une augmentation du stress conduit à une amélioration des performances d'un transistor NMOS et à une diminution des performances d'un transistor PMOS. Au contraire, l'utilisation d'un matériau ayant un stress négatif, c'est-à-dire un matériau compressif, s'accompagne d'une diminution des performances d'un transistor NMOS et d'une amélioration des performances d'un transistor PMOS.

On notera que les courbes représentées sur la figure 2 dépendent de l'architecture et des dimensions du transistor considéré.

On a représenté sur la figure 3 la structure d'un dispositif semi-conducteur ayant une couche d'arrêt 18 permettant d'obtenir de bonnes performances, tant en ce qui concerne les transistors NMOS que les transistors PMOS.

Sur cette figure, seuls les transistors ainsi que les couches d'arrêt ont été représentés.

Comme on le voit sur cette figure, la couche d'arrêt de gravure 18 comporte une première couche I de nitrure de silicium SiN1 de matériau d'arrêt qui recouvre une partie des transistors, à savoir des transistors d'un premier type, et une deuxième couche II de nitrure de silicium SiN2 recouvrant l'ensemble des transistors.

Dans l'exemple de réalisation illustré à la figure 3, la première couche SiN1 recouvre les transistors PMOS, tandis que la couche SiN2 recouvre la première couche SiN1 ainsi que les transistors NMOS.

Différentes techniques peuvent être utilisée pour le dépôt des première et deuxième couches. Par exemple, pour procéder au dépôt de la couche d'arrêt 18 sur les transistors, on dépose la première couche SiN1 sur l'ensemble des transistors et l'on grave cette couche, de manière à ne laisser subsister cette couche que sur l'un des types de transistors. On procède alors à une élimination de la couche de résine et l'on dépose la deuxième couche sur l'ensemble des transistors.

La première couche SiN1 a une épaisseur \mathbf{e}_{i} et un niveau de stress résiduel σ_{i} .

La deuxième couche SiN2 a une épaisseur \mathbf{e}_2 et un niveau de stress résiduel σ_2 .

15

10

5

20

25

Les niveaux de stress σ_1 et σ_2 ainsi que les épaisseurs e_1 et e_2 , sont choisis de manière à obtenir, au-dessus des transistors PMOS, un niveau de stress résiduel global négatif, apte à améliorer le fonctionnement des transistors PMOS.

5

En effet, dans ce cas, le stress total σ_{tot} se détermine, au premier ordre, à partir de l'épaisseur de l'empilement total e_{tot} et des stress et épaisseur individuels de chaque couche σ_1 , e_1 , σ_2 et e_2 , selon la formule suivante :

$$\sigma_{tot} \times e_{tot} = \sigma_1 \times e_1 + \sigma_2 \times e_2$$
 (1)

10

Ainsi, en ce qui concerne les transistors PMOS, le niveau de stress global est donné par la relation suivante:

$$\sigma_{tot} = (\sigma_1 \times e_1 + \sigma_2 \times e_2)/e_{tot}$$
 (2)

En ce qui concerne les transistors NMOS, le niveau de stress est égal à σ_2 .

: 15

· 20

Ainsi, en choisissant judicieusement des nitrures ayant des niveaux de stress opposés et en optimisant les épaisseurs de chaque couche, on obtient une amélioration des performances sur les deux types de transistors, simultanément.

En effet, par exemple, sur l'exemple considéré sur la figure 2, en utilisant des matériaux ayant les caractéristiques suivantes :

 $\sigma_1 = -1000 \text{ MPa}$;

 $e_1 = 650 \text{ Å}$;

 $\sigma_2 = + 850 \text{ MPa}$; et

 $e_2 = 250 \text{ Å},$

25

On obtient un stress résiduel global σ_{tot} de -486 MPa, c'est-à-dire une couche, d'arrêt apte à améliorer le fonctionnement des transistors PMOS.

Dans l'exemple de réalisation illustré à la figure 3, la première couche SiN1 recouvre les transistors PMOS.

30

Il est également possible, en variante, comme visible sur la figure 4, de prévoir une première couche SiN1 recouvrant les transistors NMOS. Dans ce cas, on choisit l'épaisseur et le stress résiduel des première et deuxième couches SiN1 et SiN2 de manière à

obtenir, au-dessus des transistors NMOS, une couche d'arrêt ayant globalement un stress résiduel positif.

En se référant maintenant à la figure 5, selon un autre mode de mise en œuvre d'un procédé selon l'invention, postérieurement au dépôt de la deuxième couche, on procède à un traitement localisé de la deuxième couche SiN2 au-dessus de la première couche, de manière à annuler le stress résiduel de la zone de cette couche recouvrant la première couche. Pour se faire, par exemple, on forme un masque M à l'endroit des transistors recouverts uniquement par la deuxième couche, de manière à laisser à nu les transistors recouverts par les première et deuxième couches, et l'on procède à une implantation ionique, par exemple par implantation de germanium Ge, de manière à annuler le stress résiduel de la couche supérieure SiN2.

15

10

10

15

20

25

REVENDICATIONS

- 1. Dispositif semi-conducteur à transistors MOS, comprenant un substrat (10) semi-conducteur dans lequel sont formés les transistors, une couche de diélectrique (14) qui recouvre le substrat et dans laquelle sont gravés des trous de contact (16) et une couche d'arrêt de gravure (18) interposée entre le substrat et la couche diélectrique, caractérisé en ce que la couche d'arrêt de gravure comporte une première couche (I) de matériau ayant un premier niveau de stress résiduel et qui recouvre une partie des transistors, et une deuxième couche (II) de matériau ayant un deuxième niveau de stress résiduel et qui recouvre l'ensemble des transistors, les épaisseurs (e1, e2) des première et deuxième couches et les premier et deuxième niveaux de stress résiduel (σ_1 , σ_2) étant choisis de manière à obtenir des variations de paramètres de fonctionnement des transistors par rapport à des transistors recouverts de la première couche de matériau.
- 2. Dispositif selon la revendication 1, caractérisé en ce que les transistors MOS comportent des transistors de type NMOS et des transistors de type PMOS, et en ce que les première et deuxième couches de matériau (I, II) ont des niveaux de stress résiduel opposés.
- 3. Dispositif selon la revendication 2, caractérisé en ce que les épaisseurs (e1, e2) de la première couche et de la deuxième couche et le niveau de stress résiduel (σ_1, σ_2) de la première couche et de la deuxième couche sont déterminés de manière à obtenir un niveau de stress positif au-dessus des transistors NMOS et un niveau de stress négatif au-dessus des transistors PMOS.
- 4. Dispositif selon l'une des revendications 2 et 3, caractérisé en ce que la première couche a un niveau de stress négatif et recouvre les transistors de type PMOS et la deuxième couche a un niveau de stress positif.

- 5. Dispositif selon l'une des revendications 2 et 3, caractérisé en ce que la première couche a un niveau de stress positif et recouvre les transistors de type NMOS et la deuxième couche a un niveau de stress négatif.
- 6. Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la zone de la deuxième couche recouvrant la première couche présente un stress résiduel sensiblement nul.

- Procédé de fabrication d'un dispositif semi-conducteur à transistors MOS selon l'une quelconque des revendications 1 à 6, comprenant la formation des transistors dans un substrat semi-10 conducteur (10), le dépôt d'une couche d'arrêt de gravure (18) sur les transistors, le dépôt d'une couche de diélectrique sur la couche d'arrêt de gravure et la gravure dans la couche de diélectrique de trous de connexion, caractérisé en ce que l'étape de dépôt de la couche d'arrêt de gravure comprenant le dépôt d'une première couche (I) de matériau 15 ayant un premier niveau de stress résiduel et qui recouvre une partie des transistors et le dépôt sur la première couche d'une deuxième couche (II) de matériau ayant un deuxième niveau de stress résiduel et qui recouvre l'ensemble des transistors, les épaisseurs des première et 20 deuxième couches et les premier et deuxième niveaux de stress résiduel étant choisis de manière à obtenir des variations de paramètres de fonctionnement des transistors par rapport à des transistors recouverts de la première couche de matériau.
 - 8. Procédé selon la revendication 7, caractérisé en ce que l'étape de dépôt de la première couche comporte le dépôt de ladite couche sur l'ensemble des transistors, le dépôt de masques à l'endroit des transistors de ladite partie de transistors, la gravure de la couche à nu et l'élimination des masques.
- 9. Procédé selon l'une des revendications 7 et 8, caractérisé en ce que postérieurement à l'étape de dépôt de la deuxième couche,

on procède à un traitement localisé du matériau de la deuxième couche (II) à l'endroit des transistors de ladite partie de transistors de manière à modifier localement le niveau de stress de la deuxième couche.

- 10. Procédé selon la revendication 9, caractérisé en ce que le traitement de la deuxième couche est réalisé par implantation ionique.
 - 11. Procédé selon la revendication 10, caractérisé en ce que le traitement de la deuxième couche est réalisé par implantation ionique de Ge.

. 10

1/3

FIG.1







FIG.2





3/3



,



BREVET D'INVENTION

CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08

DÉSIGNATION D'INVENTEUR(S) Page N° 1../1..



(À fournir dans le cas où les demandeurs et les inventeurs ne sont pas les mêmes personnes)

ėlė́phone : 33 (1) 53 ()4 53 04 Télécopie : 33 (1) 42 94 86	6 54 Cet imprimé est à remplir lisiblement à l'encre noire 💢 🖼 t	3 @ W / 270691		
Vos références pour ce dossier (facultatif)		B02/1429FR-ODE			
	REMENT NATIONAL	04/3838			
	TITRE DE L'INVENTION (200 caractères ou espaces maximum)				
			1		
Dispositif sem procédé de fal	i-conducteur à transistors brication d'un tel dispositi	s MOS à couche d'arrêt de gravure ayant un stress résiduel amélioré et f semi-conducteur.			
	· · · · · · · · · · · · · · · · · · ·				
LE(S) DEMAND	EUR(S):		1		
		· •			
Société dite :	STMicroelectronics SA	•			
	2				
DEGLOSIE/NET)	DESIGNE(NT) EN TANT QU'INVENTEUR(S):				
DESIGNE(N1)	EN INNI QUINVENTEON		ata bar ya manata ini		
Nom .		MORIN			
Prénoms		Pierre			
Adresse	Rue	21, rue des Bergers			
	Code postal et ville	[3,8,0,0,0] GRENOBLE			
Société d'appartenance (facultatif)					
2 Nom		REGOLINI			
Prénoms		Jorge 244, Chemin des Catières			
Adresse ·	Rue	Cidex 38 B			
	Code postal et ville	[3 ₁ 8 ₁ 1 ₁ 9 ₁ 0] BERNIN			
Société d'ar	opartenance (facultatif)				
3 Nom					
Prenoms					
Adresse	Rue				
	Code postal et ville				
Société d'a	ppartenance (facultatif)				
S'il y a plus	s de trois inventeurs, utilisez	plusieurs formulaires. Indiquez en haut à droite le N° de la page suivi du nombre	ue pages.		
DATE ET SIGNATURE(S) BU (DEG) DEMANDEUR(S) OU DU MANDATAIRE (Nom et qualité du signataire)		Paris, le 5 Novembre 2002 Aululiu			
Axel CASALONGA, bm 92 1044 i Conseil en Propriété Industrielle					

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

8 ,